【ADV7392 脚功能参数 】

张占生

ADV7392
【用　途】     视频编码器
【性能 参数】
　ADV7391包含一个片内PLL，允许对视频数据进行过采样。如图1所示，PLL已禁用（子地址0x00，Bit 1 = 1），从而提供了2倍的SD过采样速率。在PLL禁用的情况下，为了节省空间和成本，移除了外部环路滤波器元件。采用40脚L封装。
　　ADV7392是一款低功耗、完全集成式数字视频编码器，能够将来自CMOS成像设备的数字8位分量视频数据转换为与全球标准兼容的标准模拟基带视频信号。三个10位数模视频转换器（采用VAA = 2.6 V至3.46 V工作）支持标清(SD)或高清(HD)视频格式的复合(CVBS)、S视频(YC)或分量(YPrPb/RGB)模拟输出。图1中的电路配置为仅通过DAC1提供低输出驱动。为了进一步降低功耗，其它DAC和锁相环(PLL)均已关闭。低驱动模式定义为4.33 mA满量程输出电流。ADV7391包含一个RSET引脚。RSET引脚与AGND之间连接了一个电阻，用于控制满量程输出电流。对于低驱动操作，RSET必须等于4.12 kΩ，RL必须等于300 Ω。连接到RSET引脚的电阻必须有1%的容差。
　　封装引脚图：