HiD2990P倍频板原理
整个倍频板主要由视频解码、逐行转换、同步分离、显示处理、CPU控制、信源切换等功能部分组成。（详细电路原理请参照HiD2990P线路图。）
视频解码功能由UN07（VPC3220D）来完成。VPC3230D是微科公司（MICRONAS）生产的梳状滤波视频处理器，该芯片内部集成了视频切换、Y/C分离（4H自适应梳状滤波器）、A/D转换、数字解码、PIP等功能。其功能强大，外围电路简单，有4路AV输入，其中一路带S端子，2路RGB/YPbPr输入，一路AV输出；PIP功能具有4种显示大小15种显示模式；视频解码输出支持ITU-R 601/656数字输出接口。该IC采用80脚PQFP封装，管脚功能如表1所示。
表1：VPC3220D管脚功能
I/O | 符号 | 功能说明 | 电压值 | 引脚 |
输入 | B1/CB1IN G1/Y1IN R1/CR1IN B2/CB2IN G2/Y2IN R2/CR2IN ASGF VGAV CIN VIN1 VIN2-VIN4 FB1IN | B1或Cb1模拟信号输入 G1或Y1模拟信号输入 R1或Cr1模拟信号输入 B2或Cb2模拟信号输入 G2或Y2模拟信号输入 R2或Cr2模拟信号输入 模拟信号接地 VGA场同步输入（不用） S端子色度输入 视频1/S端子亮度输入 视频2~视频4输入 RGB快速削隐输入 | 0~3.5Vp-p 0V 0~3.5Vp-p 0~3.5Vp-p 0~3.5Vp-p 1.0Vp-p | 1 2 3 4 5 6 7 16 71 72 73-75 79 |
输出 | FFIE FFWE FFRSTW FFRE FFOE CLK20 LLC2 LLC1 Y0-Y7 C0-C7 INTLC AVO FSY/HC MSY/HS VS FPDAT CLK5 VOUT | FIFO输入允许（不用） FIFO写控制（不用） FIFO读写复位（不用） FIFO读控制（不用） FIFO输出允许（不用） 20.25 MHz时钟输出 倍频时钟输出 时钟输出 8位亮度数据输出 8位色度数据输出 隔行输出（不用） 有效视频输出（不用） 前端同步/水平钳位脉冲（不用） 主同步/行同步脉冲 场同步脉冲 前端/后端数据（不用） CCU 5MHz时钟输出 模拟视频输出 | 3.3V CMOS 3.3V CMOS 3.3V CMOS 3.3V CMOS 3.3V CMOS 3.3V CMOS 3.3V CMOS 3.3V CMOS 2.0Vp-p | 19 20 21 22 23 24 27 28 40-37,34-31 50-47,44-41 53 54 55 56 57 58 60 70 |
控制 | SCL SDA RESQ TEST YCOEQ I2CSEL | I2C时钟 I2C数据 复位输入，低电平有效 测试输入 Y/C输出允许 I2C地址选择 | 3.3V CMOS 3.3V CMOS 3.3V 0V 0V | 13 14 15 16 17 67 |
供电 | VSUPCAP VSUPD GNDD GNDCAP GNDPA VSUPPA VSUPLLC GNDLLC GNDY VSUPY VSUPC GNDC GNDSY VSUPSY VSTBY ASGF GNDF VRT ISGND VSUPF VSUPAI GNDAI VREF AISGND | 数字供电去耦电容 数字供电电压 数字供电接地 数字供电去耦电容接地 模拟引脚接地 模拟引脚供电 LLC电路供电 LCC电路接地 Y输出接地 Y输出供电 C输出供电 C输出接地 同步信号接地 同步信号供电 待机供电电源 模拟区接地 模拟前端接地 参考电压点 模拟输入信号接地 模拟前端供电 模拟前端器件供电 模拟前端器件接地 参考电压点 模拟元件信号地 | 3.3V 3.3V 0V 0V 0V 3.3V 3.3V 0V 0V 3.3V 3.3V 0V 0V 3.3V 3.3V 0V 0V 2.5V 0V 5V 5V 0V 2.5V 0V | 9 10 11 12 25 26 29 30 35 36 45 46 51 52 59 64 65 66 68 69 76 77 78 80 |
其他 | XTAL1 XTAL2 NC | 20.25MHz时钟输入 20.25MHz时钟输出 空脚 | | 62 63 8,6 |
逐行转换功能由UN02、UN04、UN08和UN09等IC来实现。UN02型号为NV320，是nDSP公司生产的多功能视频图像增强处理芯片，NV320内置的逐行转换处理器，可把NTSC/PAL制式的隔行信号转换为SDTV标准的480P/60Hz逐行格式，同时可提供彩色、亮度瞬态改善（CTI、LTI），动态黑电平扩展，动态运动自适应降噪等多种画质改善电路功能。UN04（74HC4046）为同步锁相环PLL集成电路，主要为UN02提供精确的同步信号。UN08和UN09（HY57V16161D）为SDRAM帧存贮芯片，为UN02提供容量为1M x 32bit的帧数据缓冲区。NV320采用208脚PQFP封装，管脚功能请参照《技术专刊》，74HC4046采用16脚DIP封装，管脚功能如表2所示。
表2：74HC4046管脚功能
引脚 | 符号 | I/O | 功能说明 | 引脚 | 符号 | I/O | 功能说明 |
1 | PCP | O | 相位比较器脉冲输出 | 9 | VCIN | I | VCO输入 |
2 | PC1 | O | 相位比较器1输出 | 10 | SF | O | 解调输出 |
3 | BIN | I | 比较器输入 | 11 | R1 | O | 电阻R1连接点 |
4 | VCOUT | O | VCO输出 | 12 | R2 | O | 电阻R2连接点 |
5 | INH | I | 禁止控制输入 | 13 | PC2 | O | 相位比较器2输出 |
6 | CA | O | 电容C1连接点A | 14 | AIN | I | 信号输入 |
7 | CB | O | 电容C1连接点B | 15 | ZEN | O | 相位比较器3输出 |
8 | GND | P | 接地 | 16 | VCC | P | 供电电源 |
同步分离由UN10（M52036SP）来实现。M52036是MITSUBISHI公司生产的同步信号处理芯片，可以自动地从三种不同方式存在的信号中分离出一种同步信号：分离的同步信号（双极性1-5VP-P）、复合同步信号（双极性1-5VP-P）、视频信号中的同步信号（负极性同步信号），并能对被选的这些同步信号进行波形处理，它最适合对自动寻址式显示器、监示器进行同步信号处理。M52036SP集成电路采用20脚SDIP封装，其管脚功能如表3所示。
表3：M52036SP管脚功能表
引出脚 | 名称 | 引出脚电压 | 引出脚功能说明 |
1 | 行同步信 号状态 | 直流0V 或5.0V | 行同步信号逻辑输出脚，该脚出现高电平、低电平或高电平与加到⑥脚的正极性，空载或负极性输入信号有关。 |
2 | 场同步信号状态 | 直流0V或5.0V | 场同步信号逻辑输出脚，该脚出现高电平、低电平或高电平与⑧脚输入信号的正极性、空载或负极性有关。 |
3 | 绿基色信号分离电路的基极滤波电路 | 开路时大约为4.0V | 绿基色（视频）分离滤波脚，外接电阻、电容组成滤波时间常数，放电型电阻可以改善自偏电路响应，低的电阻值会减小自偏电路增益。 |
4 | 绿基色信号输入 | 开路时大约为4.0V | 视频信号中同步信号的绿基色输入脚，用电容C连接绿基色信号，同步信号负极性。 |
5 | 接地 | 0V | 接地 |
6 | 复合同步信号/行同步信号输入 | 开路时大约为6.0V | 复合同步信号或行同步信号输入脚，偏置约6.0V，阻抗10kΩ，整形与极性检测由内部接入的双向门限变换器实现，输入幅度1.5VP-P。 |
7 | 复合同步信号/行同步信号检测 | 开咱时大约为6.0V（无信号） | 外接电容需要用作极性检测和无信号输入检测的滤波器，电容越大，纹波越小，误动作也会减小，但检测响应时间被加长。 |
8 | 场同步输入 | 开路时大约为6.0V | 场同步输入脚，偏置约6.0V，阻抗10kΩ，整形与极性检测由内部接入的双向门限变换器实现，输入幅度1.5VP-P。 |
9 | 场同步信号检测 | 开路时大约为6.0V（无信号） | 外接电容需要用作极性检测和无信号输入检测的滤波器，电容越大，纹波越小，误动作也会减小，但检测响应时间被加长。 |
10 | 场同步/分离调整 | 开路时大约为1.0V | 场同步分离调整引出脚，如无外接调整，门限值近似为1.0V |
11 | 场同步/分离输入 | —— | 场同步分离输入脚。复合同步信号由外部合成，因此，复合同步信号进入场同步分离。 |
12 | 数字地 | 0V | 接地 |
13 | VD+输出 | | 正极性场激励脉冲输出脚，为开路集电极输出型，该脚可以调整输出幅度，充电电流大约为6mA。 |
14 | VD+输出 | | 正极性行激励脉冲输出脚，为开路集电极输出型，该脚可以调整输出幅度，充电电流大约为6mA。 |
15 | VD-输出 | | 负极性行激励脉冲输出脚，为开路集电极输出型，该脚可以调整输出幅度，充电电流大约为6mA。 |
16 | Vcc | 12.0V | 电源电压 |
17 | 钳位脉冲输出 | | 钳位脉冲输出脚，为开路集电极输出型，该脚可以调整输出幅度，充电电流大约为6mA。 |
18 | 行同步信号极性 | 直流0V或5.V | 行同步信号逻辑输出脚，低电平、低电平或高电平的出现与⑥脚输入信号正极性、无信号或负极性相对应。 |
19 | 场同步信号极性 | 直流0V或5.0V | 场同步信号逻辑输出脚，低电平、低电平或高电平的出现与⑧脚输入信号正极性、无信号、负极性相对应。 |
20 | 钳位时序 | | 钳位脉冲时序引出脚，钳位脉冲宽度与外接电阻、电容有关、电阻、电容越大，则钳位脉冲宽度越宽。 |
显示处理功能由UN01（TDA9332）来实现，TDA9332是PHILIPS公司推出的I2C总线控制显示处理芯片。其功能齐全，全总线控制，暗平衡自动控制，两路RGB输入，一路YUV输入，一路RGB输出，内部有YUV—RGB转换矩阵，行场幅度及中心、平行四边形、枕形、梯形、四角、弓形等几何失真全部可总线调整。可用于单频（50Hz/60Hz）或倍频（100Hz/120Hz）扫描显示系统。其采用44脚QFP封装，单一8V供电电压，管脚功能如表4所示。
表5：CPU管脚功能
引脚 | 符号 | I/O | 功能说明 | 引脚 | 符号 | I/O | 功能说明 |
1 | VSS | — | 接地 | 22 | OSD R | O | 屏显红基色信号输出 |
2 | ROTATE | O | 旋转PWM输出 | 23 | OSD G | O | 屏显绿基色信号输出 |
3 | SOUNDBOX | O | 外置音箱控制开关 | 24 | OSD B | O | 屏显蓝基色信号输出 |
4 | POWERCUT | O | 音响状态关掉行输出 | 25 | OSD Y | O | 屏显挖空信号输出 |
5 | AT | O | 音响信号输出 | 26 | FBP | I | 逆程反馈脉冲输入 |
6 | SYS1 | O | 伴音制式控制 | 27 | VFB | I | 场反馈脉冲输入 |
7 | SYS2 | O | 伴音制式控制 | 28 | DVDD | I | 电源 |
8 | SAW SW | O | 伴音制式控制 | 29 | DVSS | ---- | 接地 |
9 | RSOUT | O | 开机复位UN02 UN07 | 30 | TEST | | |
10 | BUSOFF | I/O | 总线关闭开关(未用) | 31 | XIN | I | 晶振输入 |
11 | SCL | I/O | I2C总线时钟信号线 | 32 | XOUT | O | 晶振输出 |
12 | SDA | I/O | I2C总线数据信号线 | 33 | RESET | I | 复位信号输入 |
13 | VGA-HS | I/O | VGA行频自动检测 | 34 | TV/PC | O | TV与PC信号切换输出 |
14 | AFT | I | 自动频率控制输入 | 35 | IR | I | 遥控接收输入 |
15 | KEY0 | I | 按键控制输入 | 36 | VM | O | VM控制开关输出 |
16 | KEY1 | I | 按键控制输入 | 37 | CLK | I/O | 与寄存器相连时钟 |
17 | WMUTE | O | 重低音静音控制开关 | 38 | DATA | I/O | 与寄存器相连数据 |
18 | R/LMUTE | O | 主声道静音控制开关 | 39 | VVSS | ---- | 接地 |
19 | WEBTV | I/O | 网络电视控制开关 | 40 | YpbPr | O | PDVD信号选择开关 |
20 | STB | O | 待机信号输出 | 41 | | I/O | |
21 | I | O | 屏显菜单字输出信号 | 42 | VDD | I | 电源 |
信源切换功能由UN03和UN06组成，其中UN3型号为74HC153，是双4选1数据选择器，用于同步信号的切换。UN06为双通道RGB选择开关，在这里主要作为VGA信号及电视信号的切换选择。
线路原理
整个倍频板的信号输入输出主要通过5个插座与外部连接。其中JN01和JN02用于与主板信号的连接，JN03用于连接CRT板，JN04用于连接AV板，JN05用于连接VGA接口板。
1、视频解码
从主板上过来的各种格式视频信号主要通过JN02插座输入倍频板。其中主板高频头输出的复合视频信号TV IN，通过JN02的17脚进入倍频板，经CN189、190（220pF）、LN21（4.7uH）低通滤波及RN91（75Ω）阻抗匹配后，经CN118（680nF）耦合进UN07的75脚（VIN4）。从主板过来的AV2视频信号VIDEO2从JN02的7脚进入倍频板，经CN116（680nF）耦合进UN07的73脚（VIN2）。从主板过来的AV1视频信号或S端子Y信号SVIDEOY/V1从JN02的5脚进入倍频板，经CN115（680nF）耦合进UN07的72脚（VIN1）。主板过来的S端子C信号SVIDEO-C从JN02的3脚进入倍频板，经CN114（680nF）耦合进UN07的72脚（VIN1）。从主板过来的隔行色差端子信号YCbCr Y、YCbCr Cb和YCbCr Cr分别从JN02的11脚、13脚和15脚进入倍频板，经阻抗匹配及低通滤波后，分别由CN138、CN133和CN140（220nF）耦合进UN06的2脚（Y1）、1脚（CB1）和3脚（CR1）。UN07在CPU的控制下选择相应的信号源送入AD转换器进行数字转换，对于复合视频信号和S端子，将会被送入数字梳状滤波器进行YC分离，然后在进行视频解码，解出亮度Y信号和两个色差信号Cr和Cb。这三个信号以及1脚、2脚和3脚过来的信号都被送入一个混合器，经相应处理后的三路色差分量信号Y、Cr和Cb送入一个2D缩放控制单元，经过PIP、对比度、亮度及峰化等处理后送入输出格式处理单元，然后从40~37脚、34~31脚、50~47脚和44~41脚输出16位YUV数字视频格式信号，分别送入UN02的171~176脚、178~179脚和189~196脚。 UN07的62脚和63脚之间接20.25MHz的晶振，时钟同步信号和行场同步信号由VPC3230D内部产生。由27脚、56脚和57脚输出到UN02的24脚、199脚和198脚，为信号的逐行处理提供同步信号。28脚的时钟信号通过RN112加到UN02的24脚。15脚复位端与UN02的204脚相连，共同连接CPU的复位脚，以便开机正常工作后UN07、UN02进行复位。13脚和14脚的I2C总线连接VCP3230D与CPU之间的通讯，以完成信号切换、制式转换等操作程序。
逐行处理及画质提升是通过UN02来完成的。UN02采用nDSP公司NV320P的升级版本芯片NV320，它具有更完善的功能及更简单的外围电路。UN04同步锁相环PLL的集成电路为UN02提供精确的同步信号，它的3脚输入从UN07 的56脚输出的行同步信号HS3，14脚接从UN02内部产生的同步信号HRC（203脚），两个信号经UN04内部的鉴相比较器比较，鉴相误差信号从UN04的4脚输出加到UN02的202脚，控制调整其压控振荡器的振荡频率，使其与UN07的频率相同。UN02对输入的数字视频信号进行画质提升及逐行转换处理，完成50Hz隔行到60Hz逐行的扫描变换。UN08和UN09是两个帧存贮器，为UN02逐行/隔行时提供帧数据缓存。经逐行变换处理后的数字视频YUV信号，在UN02内部通过矩阵转换成三路RGB信号，然后由内部精度为10bit的D/A转换转换器进行数模转换，完成数字信号到模拟信号之间的转换，处理完的60Hz逐行模拟图像信号RGB分别从UN02的69脚、56脚和63脚输出，连接到UN06的2脚、3脚和4脚。倍行后的行场同步信号从38脚和41脚输出，连接到UN03的3脚和13脚。UN02的34、35脚为I2C总线控制信号，与CPU之间传递隔行转换逐行过程中所需的程序控制数据和时钟。UN02的32位数字信号DQ0~DQ31和11位地址信号A0~A10分别连接UN08和UN09帧缓冲存储器的数据线及地址线，22脚（CLK）、128脚（CS）、129（RAS）、135（CAS）和136（WE）分别同时连接UN08和UN09的35脚（MEMCLK）、18脚（CS）、17脚（RAS）、16脚（CAS）和15脚（WE），UN02的21脚（DQM0）和137脚（DQM1）分别连接UN08和UN09的36脚（UDQM）。
PDVD信号从JN05输入。从JN05的2脚输入的Y分量信号YPbPr Y，一路经QN17射随输出到UN10的4脚进行同步分离。PDVD的行场同步信号YPbPr H和YPbPr V从JN05的7脚和8脚输入，分别加到UN10的6脚和8脚。UN10为DTV行场同步分离IC，且优先选择从6脚、8脚输入的外加行、场同步信号。分离出的行场同步信号从UN10的14脚和13脚输出，连接到UN03的6脚和10脚。从JN04的7脚和8脚过来的行场同步信号VGA Hs和VGA Vs分别连接到UN03的3脚和13脚。UN02的38脚和41脚输出得倍频后的TV行场同步信号HSQ和VSQ分别连接到UN03的5脚和11脚。这些同步信号由UN03进行切换后，从UN03的7脚和9脚输出，送入到UN01的 24脚和23脚处理。PDVD Y信号另一路经QN08、QN09放大，由高频提升网络CN44、CN45、CN46、LN05高频提升后,经耦合电容CN163送入UN01的28脚。从JN05的4脚、6脚输入的色差分量信号YPbPr Pb、YPbPr Pr，分别经QN11、QN13反向放大，高频提升后耦合到UN01的27脚、26脚，此时输入的Y/Pb/Pr比例为1:－1.33:-1.05（TDA9332芯片要求）。
从JN04插座的1、3和5脚输入的VGA RGB信号经RN176、RN177、RN178、CN166、CN177、CN177直接耦合到UN06的6脚、7脚和8脚，与加到2脚、3脚和4脚的逐行电视信号RGB进行切换，从12脚、11脚和10脚输出的RGB信号经电阻RN38、RN31、RN39，电容CN154、CN155和CN156低通滤波后，由CN18、CN19、CN20耦合进显示处理芯片UN01的30脚、31脚和32脚。UN06的5脚为信号控制端，与CPU的34脚相连，高电平时选择PC VGA输入信号，低电平时选择TV电视信号。
由UN06选择的逐行电视RGB基色信号或VGA RGB基色信号分别从UN06的12脚、11脚和10脚输出，从UN01的30脚、31脚和32脚输入；经过幅度处理后的逐行DVD分量YUV信号从UN01的28脚、27脚和26脚输入，CPU 40脚输出的PDVD选择信号从UN01的33脚输入；CPU 22脚、23脚、24脚和25脚输出的三基色OSD RGB信号和OSD挖空信号分别从UN01的35脚、36脚、37脚和38脚输入；经UN03选择的行场同步信号从7脚和8脚输出，从UN01的24脚和23脚输入。UN01在CPU的控制下对输入的YUV信号和RGB信号进行选择，经饱和度、色差和基色矩阵、对比度、亮度、白峰限幅、束电流控制、暗平衡调节和阴极束电流控制等一系列处理后，从40脚、41脚和42脚输出RGB三基色信号。RGB三基色信号经QN04、QQN05、QN06射随后连接到JN03的9脚、7脚和5脚，由排线连接到CRT板P502的5脚、7脚和9脚，从CRT板反馈回来的暗电流信号从JN03插座的3脚（BCK）输入，经电阻、电容及二极管保护滤波电路后，从UN01的44脚（BLKIN）输入。UN01的8脚为行驱动脉冲信号输出，连接到JN02的21脚；UN01的1、2脚为差分场锯齿波信号输出，连接到JN02的27、29脚。UN01的3脚为东西枕校E-W信号输出端，连接JN02的33脚；UN01的4脚为阳极高压检测输入，连接JN02的35脚；UN01的13脚为行反馈脉冲输入端，连接JN02的25脚；UN01的43脚为束流检测输入，连接JN02的23脚。UN01的10、11脚为I2C总线控制信号，连接CPU的I2C总线接口。
6、CPU功能控制
UN11为CPU控制芯片，其除了对倍频板的功能控制外，主板、CRT板、音效板等功能也由UN11控制。
其中，JN02的11脚（VM）为速度调制功能控制端，连接UN11的36脚，用于控制CRT板上的速度调制功能。JN02的31脚（VFB）为场逆程输入端，连接UN11脚，主要用于OSD字符显示垂直方向的定位。
JN01的1脚（STB）为待机控制信号输出端，连接UN11的20脚，用于控制TV的待机工作状态。JN01的4脚（STB）为待机控制信号输出端，连接UN11的20脚，用于控制TV的待机工作状态。JN01的6脚（SYS1）、8脚（SYS2）和10脚（SAW SW）为伴音制式控制端，连接UN11的6脚、7脚和8脚，用于选择主板上二合一高频头的伴音制式。JN01的12脚（AFT）为AFT信号输入端，连接UN11的14脚，用于选台时频率的检测。JN01的14脚（ROTATE）为旋转功能PWM波形输出端，连接UN11的2脚。JN01的18脚（BUS OFF）、19脚（SDA）和20脚（SCL）为I2C总线控制线，连接UN11的10脚、12脚和11脚。JN01的24脚（AT）为音响状态控制端，连接UN11的5脚。JN01的26脚（RSOUT）为复位控制输出端，连接UN11的9脚，用于控制UN02和UN07开机时复位。JN01的28脚（VMUTE）和30脚（R/LMUTE）分别为重低音和主声道静音控制端，连接UN11的17脚和18脚，用于控制功放的静音状态。JN01的32脚（IR）为红外遥控信号输入端，连接UN11的35脚。JN01的34脚（KEY0）和36脚（KEY1为按键输入端，连接UN11的15脚和16脚。
本文出自家电维修网: http://www.bjjdwx.com/tcl/tcl3714.html欢迎转载，转载请保留链接。- 刊登此文只为传递信息，并不表示赞同或者反对作者观点。
- 如果此内容给您造成了负面影响或者损失，本站不承担任何责任。
- 如果内容涉及版权问题，请及时与我们取得联系。
文章评论