创维5D20机芯原理与维修(七)
17、自刷新
自刷新是另外一种有效的刷新模式,当SGRAM被用于数据保持和低功耗时,自刷新是推荐的刷新模式,SGRAM禁止内部时钟和所有输入缓冲器(除CKE)。刷新寻址和时序内部地产生的目的是减小功耗,自刷新模式通过确认CS、RAS、CAS、CKE为低电平与WE为高电平实现,它始于所有槽空闲时。一旦自刷新模式开始,仅CKE状态处于低电平,所有其它输入(包括时钟)都将被忽略,以保持处于自刷新中。自刷新通过重启外部时钟,并确定CKE为高电平而退出。在标准工作期间,系统使用脉冲自动刷新,在退出自刷新的紧接着推荐使用2048个脉冲的自动刷新周期。
18、定义特殊功能(Define Special Function,DSF)
DSF控制SGRAM图形的应用,如果DSF被限制为低,SGRAM用作256×32×2的SDRAM,SDRAM通过适当的DSF命令可用作一个通用的存储器,通过设定DSF为高电平和配给命令(否则是标准SDRAM命令),所有的图形功能模式可被导入。
19、专用模式寄存器设定(Specical Mode Register Set(SMRS))
在SGRAM中,有两种专用的模式寄存器,一种是特色寄存器,另一种是掩膜寄存器,这些使用将在“WRITE PER BIT”和“BLOCK WRITE”部分说明。当A5和DSF变为高电平时,同时CS、RAS、CAS和WE变为低电平,装载掩膜寄存器(LMR)的处理被执行,掩膜寄存器被充满掩码。当A6和DSF变为高电平时,同时CS、RAS、CAS和WE变为低电平,装载特色寄存器(LCR)的处理被执行,特色寄存器被充满特色数据。如果A5和A6都是高电平(在SMRS),掩膜的数据和特色信号周期被要求,以完成在掩膜寄存器和特色寄存器中的写。LMR或LCR的下一时钟,一个新的命令被发出。SMRS(被与MRS比较)在DQ引脚处于空闲状态时,激活状态被激活。在写工作方式中,SMRS通过DQ引脚接收需要的数据,尽管可能引起总线等待。
20、写每位(Write per Bit)
写每位是一项选择掩码位数据写到设备的功能。掩码被存储在一个内部寄存器中,并被提供数据写的每一位(当使能)。槽激活命令与DSF为高电平一起被使能,写每位工作被存储在被SWCBR(Special Mode Register Set Command)访问过的掩码寄存器中。当一个掩码位等于1,一个写命令被执行且用于槽写的写每位已经被使能时,相关的数据位被写;当一个掩码位等于0,一个写命令被执行且用于槽写的写每位已经被使能时,相关的数据位不被改变。对于写每位工作,另外的时序条件不是必需的,写每位可以是单个写、脉冲写或块写,DQM掩膜对于写每位和non-WPB写是一样的。
21、块写(Block Write)
在RAM设备中,块写是一项提供单个存取周期期间连续不断的八列数据的同步写功能。在块写期间,被写的数据来自一个内部特色寄存器和DQ的I/O引脚(被用作独立列选择),将要被写的列的块被定位在八列分界处,并通过列地址(3个LSB被忽略)定义。写命令与DSF=1一起使能相关槽的块写;一个写命令和DSF=0使能相关槽的标准写。块宽是八列。特色寄存器与芯片的数据端口有同样的宽度,它通过一个SWCBR写(在那里数据存在于DQ引脚,并被送到内部的特色寄存器,特色寄存器通过DQ列选择、WPB掩膜(如果使能))和DQM字节掩膜提供掩膜的数据。列数据掩膜(像素掩膜)被提供在一个特别的列基数(用于每一字节数据);在一个块写命令期间,列掩膜在DQ引脚被驱动,DQ列掩膜功能是分段的(按每一个每一位为基数)。块写一直是非脉冲群的,它独立于模式寄存器中编程的脉冲保持时间,它可提供专用块写。如果槽激活命令被发送且DSF=1,那么写每位被使能,写每位特色寄存器数据的掩膜被使能;如果槽激活命令被发送且DSF=0,那么写每位被禁止。在特色写与标准写正好相同时,DQM掩膜提供独立数据字节的掩膜(除控制被扩展到连续八列的块写外)。
4.6 M32L1632512A引脚说明
标 识 | 名 称 | 说 明 |
CLK | 系 统 时 钟 | 激活于正的进行中的前沿,以采样所有输入 |
CS | 芯 片 选 择 | 通过掩膜或使能输入(CLK/CKE/DQM外)禁止或使能设备 |
CKE | 时 钟 使 能 | 掩膜系统时钟以冻结下一时钟周期的工作,CKE一定被使能至少一个时钟+tss优先于新命令,在standby模式中用于power down禁止输入缓冲器 |
A0—A9 | 地 址 | 行列地址被多路复用在相同引脚,RA0~RA9,CA0~CA7 |
A10(BA) | 槽选择地址 | 在行地址锁定期间,选择槽被激活,在列地址锁定期间,选择槽用于读/写 |
RAS | 行地址闸门 | 在CLK正的进行中的前沿,且RAS为低电平时,锁定列地址,使能行存取和预充电 |
CAS | 列地址闸门 | 在CLK正的进行中的前沿,且CAS为低电平时,锁定列地址,使能列存取 |
WE | 写 使 能 | 使能写工作和行预充电 |
DQMi | 数据输入/ 输出掩码 | 在时钟和掩膜输出信号之后,掩码数据输出Hi-2,tsHz在DQM激活时,块数据输入 |
DQi | 数据输入/输出 | 数据输入/输出在相同引脚被多路复用 |
DSF | 定义专用功能 | 使能写每位,块写和专用模式寄存器设定 |
VDD/VSS | 供 电 / 地 | 供电:+3.3V±0.3V/地 |
VDDQ/VSSQ | 输出供电/地 | 提供独立的电源/地到DQ,用于提高噪声免疫力 |
NC | 没 连 接 | |
4.7 TLC2932介绍
TLC2932是TEXAS INSTRUMENTS公司专门设计用于锁相环(PLL)系统的芯片,它由一个压控振荡器(VCO)和一个前沿触发型的相位频率检测器(PFD)两部分组成。VCO的振荡频率范围通过一个外接偏置电阻(RBIAS)设定,VCO 的输出级主要由一个两倍分频器和一个具有内部充电泵的高速相位频率检测器(它检测基准频率与外部计数器输入信号的频率之间的相位差)组成。VCO和PFD都有抑制功能,此功能可以用于power-down模式。TLC2932是一个高性能锁相环(PLL),这归因于它高速、稳定的振荡性能。
1、VCO压控振荡器模块框图
如图4-28所示,VCO压控振荡器模块包括偏置控制器、VCO压控振荡器、VCO输出电路、2倍分频器、多路复用器(MUX)组成。VCO压控振荡器的振荡频率和频率范围通过一个外接偏置电阻(连接在VDD与BIAS端之间)确定,此偏置电阻的阻值通常为3.3K(3V供电)或2.2K(5V供电)。TLC2932的SELECT端设定fosc(低电平)或1/2fosc(高电平)输出频率,其中,1/2fosc输出用于不稳定场合的最小VCO输出。VCO有一个外部控制的抑制功能,用于抑制VCO输出,在VCO抑制端加一个高电平,它会停止VCO振荡,并降低设备的功耗,在降低功耗模式期间,输出保持低电平。
2、频率相位检测器(PFD)模块框图
图4-29 频率相位检测器模块框图
如图4-29所示,频率相位检测器模块是一个具有内部充电泵的高速前沿触发的检测器,它由一个检测器和一个充电泵组成。PFD检测FIN-A和FIN-B两个输入信号频率之间的相位差,通常地,FIN-A输入基准信号,FIN-B输入外部计数器送给的信号。在INHIBIT端加一个高电平,它使PFD输出在高阻抗状态,PFD停止相位检测,它也能用于低功耗(power-down)模式。
3、TLC2932引脚功能图
TLC2932的引脚功能图示如下:
