创维 5D30机YUV瞬态改善处理电路TDA9177

YUV瞬态改善处理电路TDA9177

         TDA9177是一个I2C总线控制的锐度改善集成电路，它具有用于6---bit变换的额外输入以方便额外参数测量（如环境光线控制）。它优先被用在带YUV接口的一个RGB视频信号处理器的前面。它可建立一个高性能和智能化的画面改善方案。锐度处理器提供ID亮度阶跃改善和细节增强（通过鲜明的峰化实现），适用于1fH和2fH应用，它可用作一个成本显著的Scan  Velocity  Modulation（SVM）的替代物，一个6--bit  A/D变换器可被用作两模拟，低频率电压信号到I2C总线接口。其功能特点有：可被用在1fH和2fH应用；亮度阶跃改善；线宽控制；用于细节增强的鲜明的峰化；被嵌入用于噪声控制的剧烈衰减附属装置里；补偿色度延时；YUV接口；两额外的引脚用于访问6---bit  ADC和I2C总线；作为使用调整的通用I2C总线和引脚控制。TDA9177内部模块方框图如下：

        亮度信号输入和放大

亮度输入放大器和输出放大器的动态范围在0---315V到1.0V之间可被切换（通过引脚AMS或I2C总线的控制寄存器的bit AMS）。幅度超过对应最大被确定的范围将被平滑地削截。同步脉冲部分被清楚地处理到输出它独立于功能设定，CLP的周期期间输入被钳位，它通过沙堡基准确定，并一个外部电容交流耦合。在钳位脉冲期间，一个衍生的黑电平被插入在输入信号以正确预设置内部电路。输入放大器驱动一个延时线（具有延时部分），它形成锐度改善处理器。

        锐度改善处理器通过轮廓校正增强帧实物巨大的亮度瞬态和在自然景物中细节的增强瞬态的陡度，他包括三个主要处理单元，它们分别阶跃改善处理器，轮廓处理器和鲜明的锐度控制器。

        阶跃改善处理器

        阶跃改善处理器具有两个主要功能，即MIN MAX发生器MINMAX减弱控制器MINMAX发生器和用一个嵌入的5行亮度延时线去计算 瞬间存储在延时处理器的一个确定信号的极性选择在最小和最大电路。MINMAX减弱控制器依据取自轮廓处理器的一个确定信号的极性选择在最小和最大之间包络，MINMAX发生器也输出一个体现亮度输入信号的瞬态包络信号。此包络信息通过鲜明的锐度控制器被使用。阶跃改善处理器的框图下：

       限定线宽控制（也叫孔阑控制）通过外部（pin4，LWC）或I2C---bus（LW---DAC）可被实现。线宽控制可被用于补偿由于CRT的灰度系数（gamma）或点模糊现象引起的轮廓失真。阶跃处理器的波形和基于此算法的快速瞬间产物图示如下：

        轮廓处理器

        轮廓处理器由两个具有不同频率特性的两个轮廓发生器组成。轮廓发生器产生一个second----order输入亮度信号的衍生物并被用作一个用于阶跃处理器的判定信号和用作一个鲜明锐度控制器亮度校正信号，使峰化信号细节得到加强，峰化路径被允许选择在窄或宽峰化的轮廓发生器（通过外部pin8，CFS或I2C总线控制寄存器4bit CFS，阶跃加强电路一直选择宽峰化的轮廓滤波器。轮廓发生器和用3行（窄带）的嵌入的亮度延时线，其特性图示如下：

       鲜明的锐度控制器

       鲜明的锐度控制器是一个减弱控制电路，它减弱峰化的亮度和阶跃亮度两者之间的信号，它由一个叫做阶跃检测器的阶跃识别设备的输出确定，它也包括一个变化的核化电平级。阶跃检测器性能象一个带通滤波器，这样阶跃的幅度和它的斜度加到检测器判别式。鲜明的锐度控制器有四个使用者控制：陡度控制，峰化控制，核化电平控制，鲜明的噪声控制，控制设定通过I2C总线或外部引脚可被实现，不过要取决于I2C总线为STB的状态。陡度设定控制在边沿校正处理处理流程中的陡度的相当一部分。峰化设定控制用于适当细节增强的轮廓校正的相当一部分。包括信号通过阶跃加强处理器调制峰化设定产生以减少巨大的正弦漂移的峰化相当部分的核化设定控制核化电平（在峰化电路中）用于高频率噪声的抑制。全部三项设定便于锐度性能的影响的衰减，如噪声亮度信号。一个外部噪声检测和一个使用者申请的噪声算法通过驱动引脚SNC和一个外部噪声检测的输出可被实现。着个引脚在I2C总线和引脚模式中是激活的。

       鲜明的锐度控制器的框图如下：

       在引脚SNC 噪声控制电压的效果图示如下：

       色度补偿

       色度延时先补偿用于在阶跃补偿处理器中亮度信号的延时，以确保一个正确的彩色供给，在彩色通道中没有延时补偿运用，它用于在亮度通道中进行线宽校正。

       逐次逼近ADC

       引脚ADEXT1和ADEXT2连接到一个6—bit逐次逼近ADC。（通过一个多通道），此多重通道触发输入。对每一场逆程，一个转换被启动用于两路输入之一，其结果被存储在相应的总线寄存器ADEXT1或ADEXT2。通过这种方式，任何模拟，慢速变化的信号可被给予访问I2C总线。如果一个寄存器存取存在矛盾，通过设定标志为DV（Data  Valid）为寄存器的数据被定为无效。

        I2C总线

        当供电后，控制寄存器中的为STB（standby）被复位，把控制交给引脚，然而，I2C总线处于等待状态并响应（如果适当地被寻址）通过设定STB逻辑1，所有功能的控制被取代后交给I2C总线顺序地写，输出控制功能不能分别地被寻址，读出输出控制功能一直起始于副地址00和所有后来的字通过自动副地址增过程被读出。I2C地址是40H（如引脚6ADR 被连到地）和EOH（如果引脚6（ADR）被连到引脚23（Vref））

    TDA9177引脚功能和在路参数