创维 5D30机微处理器电路介绍
M37280介绍
M37280是利用CMOS硅逻辑门（silicon gate）j技术制造的单片微处理器。它有一OSD功能和一个数据限制器功能因此，它对具有一closed caption解码器的TV通道选择系统的有用的。其功能模块方框图如下：
M37280功能说明
中央处理器单元（CPU）
此微处理器使用标准家族指令设置。
CPU模式寄存器
CPU模式寄存器包含栈页面选择位和内部系统时钟选择位。CPU模式寄存器从地址00FB16开始寻址其图示如下：
存储器
特殊功能寄存器（SFR）：它在0页面，包括如I/O端口定时器之类的控制器。
RAM：RAM用于数据存储和用于栈区域的子程序凋用和中断。
ROM：它包括程序区域，有些包括数据专用的区域。
OSD RAM：它用于存特殊字符代码和彩色显示。
OSD ROM：它用于存储字符数据。
中断向量区域：它包括复位和中断向量。
零页面（Lero page）：256 byte从000016---00FF16叫零页面区域，内部RAM和特殊功能寄存器（SFR）被寻址到此区域。零页面寻址模式中访问此页面区域。特殊页面寻址模式可被用于特殊存储器寻址。在特殊页面寻址中 访问此区域仅2byte是可能的。
ROM校正存储器：它被用作程序区域为ROM校正
扩展的ROM（仅在M37280MK—XXXSP/M37280ESKP）：通过设定槽寄存器和访问地址100016——1FFF16，扩展ROM地址从1B00016到1FFFF16。通过设定槽寄存器访问地址100016—1FFF16扩展ROM中每槽的内容被读出。由于扩展ROM是不可编程的，作为数据专用区域使用它，当使用扩展ROM区域时，内部ROM地址100016---1FFF16超过区域可编程。
中断
中断可由3种外部，14种内部，1种软件，1种复位共19种不同源产生，中断是向量的，具有优先级，中断向量地址优先级如下：
当一个中断被接受时，程序计数器的和处理状态寄存器的内容自动地被存储进堆栈；中断禁止标志被设为“1”，相应的中断请求位被设为“0”转移目的的地址被存储在向量地址中加入程记数器。当中断禁止标志设为“1”时其它中断被禁止，所有中断（BRK指令外）有一个中断请求位和一个中断使能位。中断请求位在中断请求寄存器1和2中，中断使能位在中断控制器1和2 中。
中断源
VSYNC和OSD中断：VSYNC中断是一同步场同步信号的中断请求。OSD中断存在于在字符块显示到CRT结束之后。
INT1和INT2中断：它们是外部中断输入，当系统检测一个引脚的电平变化时，就产生一个中断请求。定时器1到4中断：定时器1，2，3，或4出现溢出时，产生一个中断。串行I/O中断；它是一个来自时钟同步串行I/O功能的中断请求。
F（XIN）/4096，SPRITE OSD 中断；此中断存在于SPRITE显示的结束，它具有一个
f（XIN）/4096周期，设置为PWM模式寄存器1的bit0为“0”。
数据限制中断：当限制数据结束时存在一个中断。
Mult；----master I2C总线接口中断：这是一个与muiti----master I2C总线接口有关的中断
A/D变换，INT3中数；A/D变换中断存在于A/D变换的结束。INT3是一个外部输入，系统检测一个引脚的电平从LOW到HIGHT或从HIGHT到LOW，则会产生中断，输入激活沿。通过中断输入优先寄存器 的bit6选择。在复位是此位被清成“0”。
定时器5.6中断：定时器5或6的溢出产生的中断（通过软件可被转换）。
BRK指令中断：它是有最低优先级，它没有一个相应中断使能位（bit），通过中断禁止标志，它不受影响。
中断控制电路图示如下：
定时器
此微处理器有6个定时器。所有定时器是具有8---bit定时锁存器的8---bit定时器。定时器模块方框图如下：
所有这些定时器都倒记时，它们的系分比是1/n+1，n是定时器锁存器的值。通过写一个记数值到相位的定时锁存器（地址00F016----00FB16：定时器1—4，地址021A16----021B16
定时器6和6），此值也送到一个定时器。记数值按1递减。定时器中断请求位通过一个定时器溢出在下一计数脉冲处设为“1”，在记数值到“0016”之后。
串行I/O
此微处理器有一个串行I/O，它在时钟同步模式中可串行传输或接收8---bit数据，串行I/O模块方框图如下：
同步时钟I/O引脚（Sclk）和数据输出引脚（Sout）也作为端口P4的函数，数据输入引脚（SIN）也作为端口P1和P7的函数。串行I/O模式寄存器（地址：021316）选择是采用内部或外部同步时钟。当一个内部时钟被选择是 ，bit1和0选择f（XIN）或f（XCIN）被8，6，32，64分频）。为使用SOUT和SCLK引脚作为串行I/O，设定端口P4直接寄存器（地址：00C916）相应的位为“0”即可。为使用SIN引脚作为串行I/O，设定端口P1直接寄存器（地址：00C316）相应的位为“0”即可。
串行I/O的时序图示如下：
串行I/O模式寄存器图示如下：
MULTI---MASTER I2C总线接口
此接口是一个串行通讯电路，兼容Philips I2C总线数据传输格式，提供仲裁不知所措的检测和一个同步功能，对multi---master串行通讯是有用的此借口含I2C地址寄存器I2C数据移为位寄存器，I2C时钟控制寄存器，I2C控制寄存器，I2C状态寄存器和其它控制电路。其中移位寄存器是一个8—bit移位寄存器，用于接收数据和写传输数据。I2C地址寄存器由一个7—bit从属地址和写/读位。在寻址模式中，在START状态被检测之后写入此寄存器中的从属地址与被接收的地址数据一起立即被比较，I2C时钟控制寄存器被用于设定ACK控制，SCL模式和SCL频率；I2C控制寄存器控制数据通讯格式；I2C状态寄存器控制I2C总线接口状态。
Multi----master I2C总线接口模块框图如下：
PWM输出电路
此微处理器设计有8个8---bit PWMS（PWM1---PWM7），它们有相同的电路结构和一个8---bit分辨率（具有最小分辨率位4us的亮度，周期约1024us），（对f（XIN）=8MHz）
PWM模块如下：
PWM工作方式
首先，设置PWM模式寄存器1（地址：020A16）的bit0为“0”，以便PWM记数源被提供；PWM0---PWM3也可用作引脚PO4—PO7，PW4---PW6可用作PO0—PO2，PWM7可用作引脚P50和PO3。设定端口P0直接寄存器相应位为“1”（输出模式），并通过PWM模式寄存器1（地址020A16）的位3选择每一个输出优先级，然后设定PWM模式寄存器的位0---7为“1”（PWM输出）通过设定这些寄存器确定从PWM输出引脚输出的PWM波形。
PWM时序图示如下：
一个周期由256（28）段组成，此8种脉冲，与每一位（bits0----—）的宽度有关，在周期期间被输出到电路中。PWM输出波形是PWM寄存器的位0---7的内容脉冲的逻“或”
复位后的输出：一旦复位，端口P0的输出的高阻抗状态，端口P50输出低电平，PWM寄存器的内容和PWM电路的不确定的（到设定PWM寄存器）。。
A/D变换
A/D变换器框图如下：
A-D转换寄存器：它是一个只读寄存器，它存储一个A-D变换的结果。在A-D变换期间，它一定不能读。
A-D控制寄存器：它是控制A-D变换的，此寄存器的bits2---0 用于选择模拟输入引脚。当这些引脚不作为模拟输入引脚使用时，它们被用作普通I/O引脚。Bits是A—D变换结束位，A—D变换通过写“0”到此位被启动，在A—D变换器期间此位的值保持在“0”当结束时，此位改变为“1”。Bit4控制连在电阻衰减器和Vcc。A—D控制寄存器图示如下：
比较电压发生器；它把Vcc和Vss之间的电压按56均分，其输出送到比较器作为基准电压Vref。
通道选择：它连接在一个模拟输入引脚，通过A-D控制寄存器的bit2—0选择，连到比较器。
比较器和控制电路：模拟输入电压和基准电压“Vref”的转换结果被存在A—D转换寄存器变换的结束，A—D转换结束位和A—D转换中断请求位设为“1”。
A/D 转换方式
①设定中断输入优先寄存器（地址021216）的bit7为“1”，以在A—D变换结束是产生一个中断请求。
②甚至A---D 变换被启动时，也设定A—D变换INT3中断请求位为“0”。
③当使用A—D变换中断时，通过设定A—D变换INT3中断请求位为“1”并设定中断禁止标志为“0”使能中断。
④设定Vcc连接选择位为“1”以连接Vcc到寄存器（阶梯）。
⑤通过A—D 控制寄存器的模拟输入选择模拟输入引脚。
⑥设定A—D 变换结束位为“0”。此写操作启动A—D 变换。在A—D变换期间，不读A—D变换寄存器。
⑦通过A—D 变换结束位的状态（“1”），核实A—D 变换INT3中断请求位，或一个A—D 变换中断发生，核实变换的结束。
⑧读A—D 变换寄存器以获得变换结果。
注：当阶梯寄存器设连接Vcc连接选择在⑦和⑧步之间为“0”。
内部工作方式
当A—D 变换开始时，下面的工作自动地完成：
①A—D 变换寄存器设为“0016 ”。
②A—D 变换寄存器最有意义的位变换为“1”，比较电压“Vref”输入到比较器。在此处，Vref和模拟输入电压“VIN“比较。
③Bit7的确定取决于下列比较结果：
当Vef＜VIN时，bit7保持“1”；当Vref＞VIN时，bit7变为“0”。
随着上述工作过程，模拟值被转换成一个数字值。A—D变换在它启动之后最大为50机器周期确定（12.5us，f（XIN）=8MHz），转换结果被存储在A—D变换器。
一个A—D变换中断请求在A—D变换结束的同时出现，A—D变换INT3中断请求位为“1”，A—D 变换结束位也为“1”。
A—D变换精度的确定 相对精度 零转换误差（VOT= V0-1/2×VREF/256）/ILSB Full-scale转换误差（VFST）=（VREF-3/2×VREF/256/）-V254/ILSB 非线性误差=Vn-（ILSB×n+V0）/ILSB 绝对精度。 绝对精度误差=Vn-ILSB×（n+1/2）/ILSBA 注：Vn为输入模拟电压，n为0—254，ILSB=V254-V0/254（V），ILSBA=VREF/256（V） A—D 变换精度的确定图示如下： ROM校正功能 此项功能可校正ROM中的程序数据。多达2块地址可被校正用于校正是程序被存在ROM中，校正存储到RAM中用于校正的ROM存储是32bytes×2blocks。（Block1：020016---020F16，Block2：02E016---02FF16）。 设定将被校正的ROM数据的地址进入ROM校正地址寄存器。当计数器的值匹配ROM校正地址中ROM数据地址时，主程序转换移到存储在ROM中用于校正的校正程序。为从校正程序返回主程序，操作代码和转移指令（共3bytes）的运算对象在校正程序的结束是需要的。当biock1和block2被串行使用时，上述指令在block的结束是不需要的。ROM校正功能通过ROM校正使能寄存器控制。 数据限制器（Data Slicer） 此微处理器包括数据限制器,它主要用于closed cogtion decoder(如CD).此功能取出被附加在复合视频信号的场消隐间隙中 的caption data.一个同步头为负极性的复合视频信号被输入到CVIN引脚.当此项功能被设定使用时,数据限制电路和时序信号产生电路通过设定数据限制控制寄存器1的bit0为”0”可被cut off(截止)这里设定可实现low---power 分辨.数据限制器模块方框图如下: 箝位电路和低通滤波器 箝位电路从CVIN引脚输入的复合视频信号的同步部分.低通滤波器减少衰减被箝位的复合视频信号噪声.CVIN引脚需要一个0.1Ufd 电容和一个数百至1M的下拉电阻. 同步限制电路 此电路用于从底通滤波器的输出信号中取出一个复合同步信号. 同步信号分离电路 此电路用于从同步限制电路取出的符合同步信号中分离出一个行同步信号和一个场同步信号. 行同步信号(Hsep):它产生于复合同步信号的下降沿. 场同步信号(Vsep)通过设定数据限制控制寄存器2(地址:00E16)的bit4可以有两种场同步分离方式.方式一:复合同步信号的 “L”电平宽度被测量,如果它的宽度超过一个固定的时间,在此”L”电平之后,一个Vsep信号在时序信号的上升沿立即同步产生.方式二:复合同步信号的”L”电平被测量,如果它的宽度超过一个人固定的时间.在此 “L”电平之后,是复合同步信号显出的下降沿还是不在时序信号的 “L”电平周期立即产生.如果一个下降沿存在.一个Vsep信号同步地产生于时序信号的上升沿. 上图示出了一个Vsep产生时序,它由时序产生电路输出来的基准时钟产生. 读限制器控制寄存器2的bit5允许确定复合同步信号的场脉冲位置的轮廓(shape)当 电平匹配B电平时,此位为 “0”,当不匹配时此位为 “1”. 基准时钟在OSD功能中(除数据限制器之外)可被用作一个显示时钟.HSYNC信号可 取代复合同步信号被用作一个计数源,.然而HSYNC信号被选择,数据限制器不能被使用 个基准时钟记数源通过数据限制控制寄存器1(地址:00E016 )的bit0为 “1”工作. 基准时钟在OSD功能中(除数据限制器之外)可被用作一个显示时钟.HSYNC信号可 代复合同步信号被用作一个计数源.然而,当HSYNC信号被选择,数据限制器不能被使用 个基准时钟记数源通过数据限制控制寄存器1(地址:00E016)的bit2被选择. 对于引脚HLF,连接一个电阻和电容,使连接到这些引脚的线段尽可能短以便一个漏 流可能不被产生. 数据限制行特性电路 数据限制行的特性 此电路决定一被叠加caption data行.行21(固定的),一适当用于1场的一个周期和两被限制数据的场.caption状态寄存器C地址00E616被使用于每一个设定.计数器在Vsep的下降沿被复位并按1每一Hsep脉冲被增加.当计数器值被caption状态寄存器的bits 4—0确定的值匹配时此Hsep被限制, “0016”---“00IF16”的值在caption状态寄存器中设定. 场消隐中间量信号图示如下: caption状态寄存器的框图的结构如下: 行的特性到设定限制和电压 用于限制的基准电压被产生用于在特定行的时钟run—in脉冲.一场中用于产生限制电压的行通过caption状态寄存器的bit6,7确定. 场确定标志通过数据限制器控制寄存器2的bit3可被读出,此标志Vsep的下降沿改变. 基准电压产生电路和比较器 通过箝位电路箝位电路的复合视频信号被输入到基准电压产生电路和比较器.基准电压产生一个基准电压(通过使用时钟Run---in脉冲的幅度(接行确定,通过数据限制行特性电路、)).连接一个电容在VHOLD引脚和Vss引脚之间,使线路的宽度尽可能短以便一个漏电流可不被产生.比较器将复合视频信号的电压与基准电压产生电路产生的基准电压进行比较,并转换复合视频信号成为数字值. 起始位检测电路 在行数据限制特性电路中,此电路在被检测行检测一起始位.一起始位的检测要求如下: ①一个采样时钟依时序信号通过分频基准时钟输出的产生. ②一个Run---in时钟脉冲通过采样时钟被检测. ③在脉冲的检测之后,一个起始位样本从比较器输出被检测. 时钟run—in确定电路 此电路通过计算在窗口中的复合视频信号的脉冲数确定时钟run—in.在一个脉冲周期是基准时钟记数值被存储在时钟run—in检测寄存器(地址00EA16的bit3—7,在存在一个数据限制中断之后,读出这些bits. 数据时钟产生电路 此电路产生一个同步于在起始位确定电路中确定的起始为的数据时钟,此数据时钟存储(caption)捕获数据到16—bit数据被存储和时钟run---in确定电路确定时钟run—in,捕获数据锁存结束标志被设定.此标志在场同步信号的下降沿被复位. 16—bit移位寄存器 通过比较器,捕获数据被转换成一个数字值,它被存储进16---bit移位寄存器(同步于数字时钟).被存储的捕获数据的高8bits的内容通过读出数据寄存器2(00E316)获得.低8—bits的内容通过读出数据寄存器3(00E416)获得这些寄存器在Vsep的下降沿时被复位为 “0”.在存在一个数据限制中断之后,读出寄存器1和2的数据. 中断请求产生电路 中断请求通过捕获转台寄存器(00E616)和数据寄存器3(00E416)获得这些寄存器在Vsep的下降沿时被复位为 “0”.在存在一个数据限制中断之后.读出寄存器1和2的数据. 中断请求产生电路 中断请求通过于捕获状态寄存器(00E616)的bit6和7组合产生.在出现一个数据限制中断请求之后,数据寄存器1—4的内容和时钟run---in检测寄存器的bits3—7的内容被读出. 同步信号计数器 同步信号计数器复合同步信号(产生一个数据限制电路中的视频信号或)场同步信号Vsep (作为记数源). 在一个固定时间的记数值通过f(XIN)/213产生或f(XIN)/213被存储进入5bit锁存器.因此锁存值在T时间的周期中改变.当计数器值超过 “1F16”, “1F16”被存入锁存器,锁存值通过读出同步脉冲寄存器(00E910)获得,一个数源通过同步脉冲计数器积存器bit5选择.同步信号计数器在PWM模式寄存器的bit0时被使用. 字符功能 OSD功能包括块显示(bosed caption模式,on—screen显示模式,color dot on—screen显示模式)和sprite显示,两种显示可在同时显示,共有三种显示模式,它们通过一个块单元被选择，显示模式通过块控制寄存器i(I=1—6)选择.OSD电路还有一个扩展的显示模式.此模式允许多行(16行或更多)被显示在屏幕上(通过中断显示没一次一行被显示和写数据在块中(通过软件显示被终止).OSD电路的模块方框图如下: 软件失控检测功能 此微处理器有一译码不确定的指令去检测一软件失控功能.当一不确定的操作码被输入到CPU(在工作周期作为一个指令代码),下列处理执行①CPU产生一个不确定的指令译码信号;②设备由于存在不确定指令译码信号内部复位.③内部复位的结果相同复位处理普通复位操作执行情况中,程序从复位向量重新启动. 复位电路 当一个晶体振荡器或器的振荡或一个陶瓷谐振器的振荡稳定,供电电源电压为5V±10%,保持RESET引脚处于低电平2us以上(然后变为高电平)时,复位被实现,程序开始形态地址通过使用地址FFFF16作为高位地址的内容和FFFE作为低位地址.复位输入电压一定要保持0.9V或小于0.9V,直到供电电压超过4.5V. 时钟产生电路 此微处理器有两个内部振荡电路,一个振荡电路通过连接一个谐振器在XIN和XOUT或XCIN和XOUT之间形成.在XIN和COUT之间一定要有个外接反馈电阻,当使用XCIN---XCOUT作为时钟时清除时钟源控制寄存器的bits 5和4到 “0”当输入一个外部时钟信号是它XIN(XIN)输入,此时XOUT(XCOUT)引脚开路,当不使用使用XCIN时钟时,将XCIN接地,XOUT引脚悬空.在复位完成后,内部时钟是XIN的半频率,为设定内部时钟4到低速工作模式,设定CPU模式寄存器的bit7(00FB16)为 “1”.时钟产生电路模块方框图如下: stop模式 当STP指令被执行,内部时钟4停止于高”HIGH”同时,定时器3和4 被连接(通过硬件). “FF16”在定时器3中被设定. “OT16”在定时器4中被设定.选择f(XIN)/16或f(XIN)作为被接收到振荡器或一个晶体振荡器被使用提供用于振荡的时间稳定. Wait模式] 当WT指令被执行,内部时钟4停止在高电平中但振荡保持进行,此wait状态在复位或当一个中断被接受时实现,此后振荡不停止,下一指令可被立即执行. Low—speed模式 如果内部时钟从副时钟产生,一个低功耗工作方式可被实现(通过停止主时钟XIN)为停止主时钟,设定CPU模式寄存器(00FB16)的bit6为 “1”,当主时钟XIN被重启动时,程序一定允许足够的时间去得到平稳的振荡. 显示振荡电路 OSD振荡电路有一个内置时钟振荡电路,以便通过连接一个LC(一个陶瓷振荡器或一个晶体振荡器通过引脚OSC1和OSC2,简单地获得用于OSD的一个时钟,副时钟或OSD振荡电路通过设定时钟控制寄存器(021616)的bits 5 被选择. 自动清除电路 当一个电源被提供,自动清除功能通过连接下述电路到RESET引脚工作. 寻址模式 存储器访问由17种寻址模式内加强. 机器指令 本微处理器有71条机器指令.
